#### (19)日本国特許庁(JP)

### (12) 公開特許公報(A)

(11)特許出別公開番号 特開2001-42827 (P2001-42827A)

(43)公開日 平成13年2月16日(2001.2.16)


(51) Int.Cl. <sup>7</sup>		機別記号	FI.		テーマ	]}*(参考)	
GO9G	3/30	load arm . a	G09G 3	3/30	K. 5	C080	
G09G G09F	9/30	365	G09F 9	9/30	365Z 5	C094	
G09F G09G	3/20	611	G09G 3	3/20	611H		
G030	5/20	6 2 3			623A		
		642			642B		
		<b></b>	农館查審	未請求	請求項の数15 OL	(全 13 頁)	
(21)出顧番号 特顯平11-219782		<b>特膜平11-219782</b>	(71) 出願人		00005016 パイオニア株式会社		
(22)出顧日		平成11年8月3日(1999.8.3)		東京都目	月黒区月黒1丁目4番	1号	
(сс) швен		, , , , , , , , , , , , , , , , , , , ,	(72),発明者	埼玉県衛	集一 第ヶ島市富士見6丁目 ア株式会社総合研究所		
·			(72)発明者		E美 鳴ヶ島市富士見6丁目 7株式会社総合研究所		
			(74)代理人		119		
						最終頁に続く	

## (54) 【発明の名称】 ディスプレイ装置及びディスプレイパネルの駆動回路

#### (57) 【要約】

【課題】 陽極線ドライブ回路を複数のICチップで構築した際にもディスプレイパネル上での発光輝度を均一にすることが出来るディスプレイ装置及びディスプレイパネルの駆動回路を提供することを目的とする。

【解決手段】 各々が、ディスプレイパネルの発光素子を発光させる発光駆動電流を発生して、このディスプレイパネルの第1電極線に供給する複数の発光駆動電流源を有する複数の駆動回路からなり、これら駆動回路の内の少なくとも1には、他の駆動回路が発生した発光駆動電流に基づいて、この駆動回路が発生すべき発光駆動電流の電流量の調整を行う駆動電流制御回路が設けられている。



#### 【特許請求の範囲】

【請求項1】 複数の第1電極線と前記第1電極線各々に交叉して配列された複数の第2電極線との各交叉部に 1 画素を担う発光素子が形成されてなるディスプレイパネルと、前記ディスプレイパネルを発光駆動せしめる駆動部と、からなるディスプレイ装置であって、

前記駆動部は、各々が前記発光素子を発光させる発光駆動電流を発生して前記第1電極線に供給する複数の発光 駆動電流源を有する複数の駆動回路からなり、複数の前 記駆動回路の内の少なくとも1には、他の前記駆動回路 が発生した前記発光駆動電流に基づいて前記1の前記駆 動回路が発生すべき前記発光駆動電流の電流量の調整を 行う駆動電流制御回路が設けられていることを特徴とす るディスプレイ装置。

【請求項2】 複数の前記駆動回路の内の1には、該駆動回路が発生すべき前記発光駆動電流の電流量を所定の基準電流に維持させるべく制御する基準電流制御回路が設けられていることを特徴とする請求項1記載のディスプレイ装置。

【請求項3】 前記発光駆動電流源の各々と、前記駆動 電流制御回路とが電流ミラー回路を形成していることを 特徴とする請求項1記載のディスプレイ装置。

【請求項4】 前配発光駆動電流源の各々と、前記基準 電流制御回路とが電流ミラー回路を形成していることを 特徴とする請求項2記載のディスプレイ装置。

【請求項5】 前記第2電極線の各々に順次アース電位を印加して行くと共に前記アース電位の印加されていない他の前記第2電極線の全てに所定の高電位を印加する走査回路を備えたことを特徴とする請求項1記載のディスプレイ装置。

【請求項6】 前記発光素子の各々は、有機エレクトロルミネッセンス素子であることを特徴とする請求項1記載のディスプレイ装置。

【請求項7】 複数の第1電極線と前記第1電極線各々に交叉して配列された複数の第2電極線との各交叉部に 1 画案を担う発光素子が形成されてなるディスプレイパ ネルを発光駆動せしめる駆動回路であって、

前記発光素子を発光させる発光駆動電流を発生してこれ を前記第1電極線各々の内の一部の電極群に供給する発 光駆動電流源と、

入力制御電流に基づいて前記発光駆動電流の電流量を調整する駆動電流制御回路と、

前記発光駆動電流と同一電流量の制御電流を発生してこれを出力する制御電流出力回路と、からなることを特徴とする駆動回路。

【請求項8】 複数の第1電極線と前記第1電極線各々に交叉して配列された複数の第2電極線との各交叉部に 1 回素を担う発光素子が形成されてなるディスプレイバネルと、前記ディスプレイパネルを発光駆動せしめる駆動部と、からなるディスプレイ装置であって、 前記駆動部は、各々が、前記発光素子を発光させる発光 駆動電流を発生してこれを前記第1電極線各々の内の一 部の電極群に供給する発光駆動電流源と、入力制御電流 に基づいて前記発光駆動電流の電流量を調整する駆動電 流制御回路と、前記発光駆動電流と同一電流量の制御電 流を発生してこれを出力する制御電流出力回路とを有す る複数の駆動回路からなり、

前記駆動回路各々の前記駆動電流制御回路は、他の前記 駆動回路が出力した前記制御電流を前記入力制御電流と することを特徴とするディスプレイ装置。

【請求項9】 複数の第1電極線と前記第1電極線各々に交叉して配列された複数の第2電極線との各交叉部に 1 画素を担う発光素子が形成されてなるディスプレイパネルと、前記ディスプレイパネルを駆動する駆動回路 と、を備えたディスプレイ装置であって、

前記駆動回路は、前記発光素子を発光させる電流を発生してこれを第1発光駆動電流として前記第1電極線各々の内の第1電極群に供給する第1駆動回路と、前記発光素子を発光させる電流を発生してこれを第2発光駆動電流として前記第1電極線各々の内の第2電極群に供給する第2駆動回路とを有し、

前記第2駆動回路は、前記第1発光駆動電流に基づいて 前記第2発光駆動電流の電流量を調婆することを特徴と するディスプレイ装置。

【請求項10】 前記第1駆動回路は、前記第1電極群に供給すべき前記第1発光駆動電流の各々を発生する複数の第1発光駆動電流源と、前記第1発光駆動電流を所定の基準電流に維持させるべく制御する基準電流制御回路と、前記第1発光駆動電流と同一電流量の制御電流を発生してこれを出力する制御電流出力回路と、からなり、

前記第2駆動回路は、前記第2電極群に供給すべき前記 第2発光駆動電流の各々を発生する複数の第2発光駆動 電流源と、前記制御電流に基づいて前記第2発光駆動電 流の電流量を調整する駆動電流制御回路と、からなるこ とを特徴とする請求項9記載のディスプレイ装置。

【請求項11】 前記第1発光駆動電流源の各々と、前記基準電流制御回路とが電流ミラー回路を形成していることを特徴とする請求項10記載のディスプレイ装置。

【請求項12】 前記第2発光駆動電流源の各々と、前 記駆動電流制御回路とが電流ミラー回路を形成している ことを特徴とする請求項10記載のディスプレイ装置。

【請求項13】 前記第2電極線の各々に順次アース電位を印加して行くと共に前記アース電位の印加されていない他の前記第2電極線の全てに所定の高電位を印加する走査回路を備えたことを特徴とする請求項9記載のディスプレイ装置。

【請求項14】 前記発光素子の各々は、有機エレクトロルミネッセンス素子であることを特徴とする請求項9記載のディスプレイ装置。

【請求項15】 前記第1駆動回路及び前記第2駆動回路の各々は、互いに異なる2つのICチップ内に夫々構築されることを特徴とする請求項9記載のディスプレイ装置。

#### 【発明の詳細な説明】

#### [0001]

【発明が属する技術分野】本発明は、有機エレクトロルミネセンス素子等の自発光素子からなるディスプレイパネルを用いたディスプレイ装置、及びその駆動回路に関する。

#### [0002]

【従来の技術】薄型で低消費電力なディスプレイ装置を実現する為の自発光素子として、有機エレクトロルミネッセンス(以下、ELと称する)素子が知られている。図1は、かかるEL素子の概略構成を示す図である。図1に示されるように、EL素子は、透明電極101が形成されたガラス板等からなる透明基板100上に、電子輸送層、発光層、正孔輸送層等からなる少なくとも1層の有機機能層102、及び金属電極103が積層されたものである。

【0003】図2は、かかるEL素子の特性を電気的に示す等価回路である。図2に示されるように、EL素子は、容量成分Cと、該容量成分に並列に結合するダイオード特性の成分Eとによって置き換えることができる。ここで、透明電極101の陽極にプラス、金属電極103の陰極にマイナスの電圧を加えて透明電極及び金属電極間に直流を印加すると、容量成分Cに電荷が蓄積される。この際、EL素子固有の障壁電圧または発光閾値電圧を越えると、電極(ダイオード成分Eの陽極側)から発光層を担う有機機能層に電流が流れ始め、この電流に比例した強度で有機機能層102が発光する。

【0004】図3は、複数の上配EL素子をマトリクス状に配列してなるELディスプレイパネルを用いて画像表示を行うELディスプレイ装置の概略構成を示す図である。図3において、ELディスプレイパネルとしてのELDP10には、第1表示ライン~第n表示ライン~第n表示ライン~第n表示ライン~第n表示 を担う陰極線(金属電極) B<sub>1</sub>~B<sub>n</sub>と、これら陰極線(透明電極) A<sub>1</sub>~A<sub>n</sub>が形成されている。これら陰極線(透明電極) A<sub>1</sub>~A<sub>n</sub>が形成されている。これら陰極線 B<sub>1</sub>~B<sub>n</sub>及び陽極線 A<sub>1</sub>~A<sub>n</sub>の交差部分の各々に、上述した如き構造を有するEL素子E<sub>11</sub>~E<sub>m</sub>各々は、ELDP10としての1画素を担うものである。

【0005】 発光制御回路 1 は、入力された 1 画面分 (n行、m列) の画像データを、 ELDP10 の各画素、 すなわち上記 EL 素子  $E_{II}\sim E_{IB}$  の各々に対応した画素 データ群  $D_{II}\sim D_{IB}$  に変換し、これらを図 4 に示される が如く、 1 行分毎に順次、陽極線 ドライブ回路 2 に供給して行く。例えば、画素データ  $D_{II}\sim D_{IB}$  とは、 ELD P10 の第 1 表示ラインに属する EL 素子  $E_{II}\sim E_{IB}$  各

々に対して発光を実施させるか否かを指定するm個のデータビットであり、夫々、論理レベル"1"である場合には"発光"、論理レベル"0"である場合には"非発光"を示す。

【0006】又、発光制御回路1は、図4に示されるが如き1行分毎の画素データの供給タイミングに同期して、ELDP10の第1表示ライン〜第n表示ライン各々を順次走査すべき走査線選択制御信号を陰極線走査回路3に供給する。陽極線ドライブ回路2は、先ず、上記画素データ群におけるm個のデータビットの内から、"発光"を指定する論理レベル"1"のデータビットを全て抽出する。次に、この抽出したデータビット各々に対した"列"に属する陽極線を陽極線A<sub>1</sub>~A<sub>6</sub>の内から全て選択し、この選択した陽極線のみに定電流源を接続し、所定の画素駆動電流iを供給する。

【〇〇〇7】陰極線走査回路3は、上記陰極線日1~日。の内から、上記走査線選択制御信号で示される表示ラインに対応した陰極線を択一的に選択してこの陰極線をアース電位に設定すると共に、その他の陰極線の各々に所定の高電位Vccを夫々印加する。尚、かかる高電位Vccは、EL素子が所望の輝度で発光しているときの両端電圧(寄生容量Cへの充電量に基づいて決定する電圧)とほぼ同一値に設定される。

【0008】この際、上記陽極線ドライブ回路2によって上記定電流源が接続された"列"と、上記陰極線走査回路3にてアース電位に設定された表示ラインとの間には発光駆動電流が流れ、かかる表示ライン及び"列"に交叉して形成されているEL素子は、この発光駆動電流に応じて発光する。一方、上記陰極線走渣回路3によって高電位Vccに設定された表示ラインと、上記定電流源が接続された"列"との間には電流が流れ込まないので、かかる表示ライン及び"列"に交叉して形成されているEL素子は非発光のままである。

【0009】以上の如き動作が、画楽データ群D<sub>11</sub> ~ D<sub>1a</sub> 、 D<sub>21</sub> ~ D<sub>2a</sub> 、

・・・・、D<sub>nl</sub> ~D<sub>m</sub> 各々に基づいて実施

されると、ELDP10の画面上には、入力された画像データに応じた1フィールド分の発光パターン、つまり画像が表示されるのである。ここで、近年、ディスプレイパネルの大画面化を実現するにあたり、表示ライン、つまり上記陰極線日の本数を増加すると共に、陽極線日の本数を増加すると共に、陽極線日の本数を増加すると共に、が生じて数の本数を増加して、これら陽極線A及び陰極線日各々の本変の増加につれ、陽極線ドライブ回路2及び陰極によするので、これら陽極線ドライブ回路2及び陰極あたり、チェブで、これら陽極線ドライブ回路2及び陰極を立たが考えられた。

【0010】ところが、陽極線ドライブ回路2を複数の I Cチップで構築すると、製造上のバラツキ等により、 各 1 C チップ間で、上記陽極線に供給すべき発光駆動電流の電流量が異なってしまう場合がある。よって、かかる発光駆動電流の違いによりELDP1 O の画面上には互いに輝度の異なる領域ができてしまうという問題があった。

#### [0011]

【発明が解決しようとする課題】本発明は、かかる問題を解決せんとして為されたものであり、陽極線ドライブ回路を複数の I C チップで構築した際にも、ディスプレイパネル上での発光輝度を均一にすることが出来るディスプレイ装置及びディスプレイパネルの駆動回路を提供することである。

#### [0012]

【課題を解決するための手段】本発明によるディスプレイ装置は、複数の第1電極線と前記第1電極線各々に交叉して配列された複数の第2電極線との各交叉部に1画素を担う発光素子が形成されてなるディスプレイパネルと、前記ディスプレイパネルを発光駆動せしめる駆動部と、からなるディスプレイ装置であって、前記駆動部は、各々が前記発光素子を発光させる発光駆動電流を発生して前記第1電極線に供給する複数の発光駆動電流の内の少なくとも1には、他の前記駆動回路が発生すべき前記発光駆動電流の電流量の調整を行う駆動電流制御回路が設けられている。

【0013】又、本発明によるディスプレイパネルの駆動回路は、複数の第1電極線と前記第1電極線各々に交叉して配列された複数の第2電極線との各交叉部に1個素を担う発光素子が形成されてなるディスプレイパネトを発光駆動せしめる駆動回路であって、前記発光素子を発光をもる発光駆動電流を発生してこれを前記第1電極線各々の内の一部の電極群に供給する発光駆動電流源と、入力制御電流に基づいて前記発光駆動電流の電流量と、入力制御電流に基づいて前記発光駆動電流の電流量を調整する駆動電流制御回路と、前記発光駆動電流と問一電流量の制御電流を発生してこれを出力する制御電流出力回路とからなる。

#### [0014]

【発明の実施の形態】以下、本発明の実施例を図面を参照しつつ詳細に説明する。図 5 は、本発明によるELディスプレイ装置の概略構成を示す図である。図 5 において、ELディスプレイパネルとしてのELDP10'には、第 1 表示ライン~第 n 表示ライン各々を担う陰極線(金属電極) $B_1 \sim B_n$  と、これら陰極線 $B_1 \sim B_n$  各々に交叉して配列された2 m 個の陽極線(透明電極) $A_1 \sim A_{2n}$  が形成されている。これら陰極線 $B_1 \sim B_n$  及び陽極線  $A_1 \sim A_{2n}$  各々の交叉部に、図 1 に示されるが如き構造を有するEL素子 $E_{1,1} \sim E_{n,2n}$  各々は、ELDP10'としての 1 画素を担うものである。

【0015】発光制御回路1′は、図6に示されるよう に、上記ELDP10′の第1表示ライン~第n表示ラ イン各々を順次走査すべき走査線選択制御信号を陰極線 走査回路30に供給する。陰極線走査回路30は、上記 走査線選択制御個号で示される表示ラインに対応した陰 極線を上記ELDP10′の陰極線B,~B,の内から択 ー的に選択してこれをアース電位に接地すると共に、そ の他の陰極線各々に所定の高電位Vα を夫々印加する。 【0016】又、発光制御回路1′は、入力された1画 面分(n行、2m列)の画像データをELDP10′の各 画素、すなわち上記EL素子E<sub>1.1</sub> ~E<sub>n.2a</sub> 各々に対応 した画素データ D<sub>1.1</sub> ~ D<sub>n.2m</sub> に変換し、これを第1列 ~第m列に属するものと、第m+1列~第2m列に属す るものとに分割する。この際、上記第1列~第m列に属 する画素データを1表示ライン毎にグループ化した画素 データ $D_{1,1} \sim D_{1,n}$ 、 $D_{2,1} \sim D_{2,n}$ 、 $D_{3,1} \sim D_{3,n}$ 、

・・、及び D<sub>n,1</sub> ~ D<sub>n,n</sub> 各々を、図 6 に示されるが如き第 1 駆動データ G A<sub>1-n</sub> として、順次、第 1 陽極線ドライブ回路 2 1 に供給する。これと同時に、発光制御回路 1'は、上記第m+1列~第 2 m列に属する画素データを 1 表示ライン毎にグループ化した回素データ D<sub>1,m+1</sub> ~ D<sub>1,2m</sub> 、 D<sub>2,m+1</sub> ~ D<sub>2,2m</sub> 、 D<sub>3,m+1</sub> ~ D<sub>3,2m</sub> 、

及びD<sub>n,p+1</sub> ~ D<sub>n,2a</sub> 各々を、図 6 に示されるが如き第 2駆動データGB1-01 として、順次、第2陽極線ドライ ブ回路22に供給する。尚、これら第1駆動データGA 1-n 及び第2駆動データGB1-n の各々は、図6に示され るように、上記走査線選択制御信号に同期して順次、第 1陽極線ドライブ回路21及び第2陽極線ドライブ回路 22の各々に供給される。この際、上記第1駆動データ 群GA<sub>1-n</sub> とは、ELDP10'の各表示ラインの第1 列~第m列各々に属するm個のEL棗子の各々に対し て、発光を実施させるか否かを指定するm個のデータビ ットである。又、上記第2駆動データ群GB<sub>1-3</sub> とは、 ELDP10′の各表示ラインの第m+1列~第2m列 各々に属するm個のEL素子の各々に対して、発光を実 施させるか否かを指定するm個のデータビットである。 例えば、かかるデータビットが論理レベル"1"である場 合には発光を実施させる一方、<sup>\*\*</sup>O\*\*である場合には発光 を実施させない。

【0017】図7は、本発明による駆動回路としての上記第1陽極線ドライブ回路21及び第2陽極線ドライブ回路22各々の内部構成を示す図である。尚、上記第1陽極線ドライブ回路21及び第2陽極線ドライブ回路22の各々は、互いに異なる2つの1Cチップ内に夫々構築される。図7において、第1陽極線ドライブ回路21は、基準電流制御回路RC、制御電流出力回路CO、スイッチブロックSB、並びに、m値の電流駆動源としてのトランジスタQ、~Q。及び抵抗尺、~R。から構成される。

【0018】基準電流制御回路RCにおけるトランジス

 $9Q_b$ のエミッタには抵抗 $R_0$ を介して所定電圧 $V_{EE}$ が接続されており、そのベース及びコレクタにはトランジスタ $Q_a$ のコレクタが接続されている。演算増幅器OPには所定の基準電位 $V_{REF}$ と、トランジスタ $Q_a$ のエミッタ電位が入力されており、その出力電位は、トランジスタ $Q_a$ のエミッタは、抵抗 $R_p$ を介してアース電位に接地されている。以上の如き構成により、トランジスタ $Q_a$ のコレクターエミッタ間には基準電流  $I_{REF}$  ( $=V_{REF}$   $\nearrow$   $R_p$ )が流れることになる。

【0019】トランジスタ $Q_1 \sim Q_n$ 各々のエミッタには、抵抗 $R_1 \sim R_n$ 各々を介して画素駆動電位 $V_{EE}$ が印加されており、更に、夫々のベースには上記トランジスタ $Q_b$ のベースが接続されている。この際、上記抵抗 $R_1 \sim R_n$ 各々の抵抗値は同一であり、更に、上記トランジスタ $Q_1 \sim Q_n$ 、 $Q_n$ 及び $Q_b$ の各々は、互いに同一特性を有するものである。よって、上記基準電流制御回路RCと、トランジスタ $Q_1 \sim Q_n$ とは電流ミラー回路を構成することになり、トランジスタ $Q_1 \sim Q_n$ 各々のエミッタ・コレクタ間には、上記基準電流  $I_{REF}$  と同一の電流値を有する発光駆動電流  $I_{REF}$  と同一の電流とになる。

【0020】スイッチブロックSBには、上記トランジ スタQ1~Q2各々から出力された発光駆動電流 i を夫 々、出力端Xı~X』の各々に導出するm個のスイッチン グ素子Si~S。が設けられている。この際、第1陽極線 ドライブ回路21のスイッチブロックSBでは、上記発 光制御回路1′から供給された第1駆動データGA1~ GAn各々の論理レベルに応じて、上記スイッチング素 子S1~S。各々が独立してオン/オフ制御される。例え ば、第1駆動データGA;が論理レベル"O"のときに は、スイッチング素子SIはオフ状態となる一方、かか る第1駆動データGA<sub>1</sub>が論理レベル"1"のときには、 オン状態となってトランジスタQ₁から供給された発光 駆動電流 i を出力端 X i に導出する。又、第 1 駆動デー タ G A<sub>m</sub>が論理レベル" O ″のときには、スイッチング素 子S』はオフ状態となる一方、論理レベル"1"である場 合にはオン状態となってトランジスタQuから供給され た発光駆動電流:を出力端X』に導出する。このよう に、上記トランジスタQi~Qmの各々から出力された発 光駆動電流iは、出力端X1~Xaの各々を介して、図5 に示されるが如く、ELDP10′の陽極線Ai~Amの 各々に供給される。

【0021】制御電流出力回路COにおけるトランジスタQ。のエミッタには抵抗Roを介して画素駆動電位V&が印加されており、そのペースには上記基準電流制御回路RCにおけるトランジスタQ。のベースが接続されている。この際、上配抵抗R。の抵抗値は、基準電流制御回路RCにおける抵抗Rrと同一であり、更に、トランジスタQ。は、基準電流制御回路RCにおけるトランジ

スタQ。及びQ。各々と同一特性を有するものである。よって、制御電流出力回路COにおけるトランジスタQ。と、上記基準電流制御回路RCとは電流ミラー回路を形成することになり、上記トランジスタQ。のエミッタ・コレクタ間には、上記基準電流IRFと同一電流量の電流が流れる。制御電流出力回路COは、かかる電流を制御電流icとし、これを出力端Ioutを介して第2陽極線ドライブ回路22の入力端Iinに供給する。つまり、第1陽極線ドライブ回路21がELDP10'の陽極線AI~Amの各々に供給する発光駆動電流iと同一の電流が、制御電流icとして第2陽極線ドライブ回路22に供給されるのである。

【0022】第2陽極線ドライブ回路22は、駆動電流 制御回路CC、スイッチブロックSB、並びに、m個の 電流駆動源としてのトランジスタ Q1 ~ Qn 及び抵抗 R1 ~R』から構成される。駆動電流制御回路CCにおける トランジスタQ。のコレクタ及びペースは、上記入力端 liaに接続されており、そのエミッタは抵抗Ronを介し てアース電位に接地されている。よって、上記第1陽極 線ドライブ回路21から出力された制御電流 I cは、そ の入力端 I in を介してトランジスタ Q。のコレクタ・エ ミッタ間に流れる。又、駆動電流制御回路CCにおける トランジスタQ。のエミッタには抵抗R。を介して画素駆 動電位V<sub>EE</sub> が印加されており、そのベース及びコレクタ にはトランジスタ Q<sub>d</sub>のコレクタが接続されている。か かるトランジスタQaのベースは上記トランジスタQ。の コレクタ及びペースに夫々接続されており、そのエミッ タは上記抵抗R<sub>02</sub> を介してアース電位に接地されてい る。この際、第1陽極線ドライブ回路21のトランジス タQ。と、上記トランジスタQ。、Qd、及びQ。の各々と は同一特性のトランジスタであり、更に、第1陽極線ド ライブ回路21における抵抗R。と上記抵抗R。とは同一 抵抗値である。よって、上記第1陽極線ドライブ回路2 1 から供給された制御電流 i cと同一の電流が上記トラ ンジスタQdのコレクタ・エミッタ間に流れる。

 電流 i は、第1陽極線ドライブ回路21が出力した発光 駆動電流と同一の電流量となるように調整されるのである。

【0024】スイッチブロックSBには、上記トランジ スタQı~Qa各々から出力された発光駆動電流 I を夫 々、出力端X<sub>1</sub>~X<sub>a</sub>の各々に導出するm個のスイッチン グ素子 $S_1 \sim S_s$ が設けられている。この際、第2陽極線 ドライブ回路22のスイッチブロックSBでは、上記発 光制御回路1′から供給された第2駆動データGB₁~ GB。各々の論理レベルに応じて、上記スイッチング素 子S1~Sm各々が独立してオン/オフ制御される。例え ば、第2駆動データGB」が論理レベル"O"のときに は、スイッチング素子S₁はオフ状態となる一方、かか る第2駆動データGB<sub>1</sub>が論理レベル" 1 "のときには、 オン状態となってトランジスタQiから供給された発光 駆動電流 - を出力端 X <sub>1</sub>に導出する。又、第2駆動デー タGB。が論理レベル"O"のときには、スイッチング素 子S。はオフ状態となる一方、論理レベル" 1 "である場 合にはオン状態となってトランジスタ Q。から供給され た発光駆動電流(を出力端×aに導出する。このよう に、第2陽極線ドライブ回路22のトランジスタQ」~  $Q_a$ 各々から出力された発光駆動電流iは、出力 $otin X_1 \sim$ X<sub>m</sub>の各々を介して、図5に示されるように、ELDP 10'の陽極線A<sub>m+1</sub> ~A<sub>2m</sub> の各々に供給される。

【0025】以上の如く、本発明においては、陽極線ド ライブ回路内に、発光駆動電流を発生させる為の電流源  $(トランジスタ<math>Q_1 \sim Q_a)$ の他に、この発光駆動電流を、 入力された制御電流に応じた電流量に維持する駆動電流 制御回路CCと、かかる発光駆動電流自体を制御電流と して出力する制御電流出力回路COとを設ける構成とし ている。ここで、ディスプレイパネルの陽極線を、夫々 個別のICチップ内に構築された複数の陽極線ドライブ・ 回路で分担して駆動するにあたり、第1の陽極線ドライ ブ回路は、第2の陽極線ドライブ回路が実際に出力した 発光駆動電流に基づいて、その出力すべき発光駆動電流 の電流量を制御する。よって、例え各ICチップ(陽極 線ドライブ回路としての)間に特性のパラツキがあって も、各々から出力される発光駆動電流の電流量は略同一 になるので、ディスプレイパネル上において均一な発光 輝度が得られるようになるのである。

【0026】尚、上記実施例においては、ELDP10'の陽極線A<sub>1</sub>~A<sub>20</sub>を、2つの陽極線ドライブ回路(第1陽極線ドライブ回路21及び第2陽極線ドライブ回路22)で駆動するようにしているが、3つ以上の複数の陽極線ドライブ回路で駆動することも可能である。図8は、かかる点に鑑みて為された本発明によるELディスプレイ装置の他の構成例を示す図である。

【OO27】図8において、ELディスプレイパネルとしてのELDP10"には、第1表示ライン~第n表示ライン各々を担う陰極線(金属電極)B1~Bnと、これら

陰極線 $B_1 \sim B_0$ 各々に交叉して配列された3 m個の陽極線 (透明電極)  $A_1 \sim A_{3a}$  が形成されている。これら陰極線  $B_1 \sim B_0$  及び陽極線  $A_1 \sim A_{3a}$  各々の交叉部に、図 1 に示されるが如き構造を有する E L 素子  $E_{1,1} \sim E_{n,3a}$  が形成されている。尚、これら E L 素子  $E_{1,1} \sim E_{n,3a}$  名々は、E L D P 1 O  $^{\prime\prime}$  としての 1 画素を担うものである。

【0028】発光制御回路1′′は、図9に示されるよう に、上記ELDP10′の第1表示ライン~第n表示ラ イン各々を順次走査すべき走査線選択制御信号を陰極線 走査回路30に供給する。陰極線走査回路30は、上記 走査線選択制御信号で示される表示ラインに対応した陰 極線を上記ELDP10゚゚の陰極線8,~B,の内から択 一的に選択してこれをアース電位に接地すると共に、そ の他の陰極線各々に所定の高電位Vω を夫々印加する。 【0029】又、発光制御回路1′′は、入力された1画 面分(n行、3m列)の画像データをELDP10゚゚の各 画衆、すなわち上記EL素子E;; ~E;為 各々に対応 した画素データ D<sub>1,1</sub> ~ D<sub>n,3m</sub> に変換し、これを第 1 列 ~第m列に属するものと、第m+1 川~第2m列に属す るものと、第2m+1列~第3m列に属するものとに分 割する。この際、上記第1列~第m洌に属する画素デー タを1表示ライン毎にグループ化した画素データ D<sub>1.1</sub>  $\sim D_{1,n}$  ,  $D_{2,1} \sim D_{2,n}$  ,  $D_{3,1} \sim D_{5,n}$  , ・・・、及びD

n,1 ~ $D_{n,n}$  各々を、図9に示されるが如き第 1 駆動データ  $GA_{1-n}$  として、順次、陽極線ドライブ回路 2 0 1 に 供給する。更に、発光制御回路 1 " は、上記第m+1 列 ~第 2 m 列に属する画素データを 1 表示ライン毎にグループ化した画素データ  $D_{1,n+1}$  ~ $D_{1,2n}$  、 $D_{2,n+1}$  ~ $D_{2,2n}$  、 $D_{3,n+1}$  ~ $D_{3,2n}$  、

・・・、及びDnet ~Dn2m 各

々を、図9に示されるが如き第2駆動データG $B_{1-m}$ として、順次、陽極線ドライブ回路202に供給する。更に、発光制御回路1''は、上記第2m+1列~第3m列に属する国素データを1 表示ライン毎にグループ化した 国素データ $D_{1,2m+1}$  ~ $D_{1,3m}$  、 $D_{2,2m+1}$  ~ $D_{2,3m}$  、 $D_{3,2m+1}$  ~ $D_{3,2m}$  、 $D_{3,2m+1}$  ~ $D_{3,2m}$  、 $D_{3,2m+1}$  ~ $D_{3,2m}$  、

·・・・、及びD<sub>n, 2m+1</sub> ~ D<sub>n, 3m</sub> 各々を、

図9に示されるが如き第3駆動データGC1-a として、順次、陽極線ドライブ回路203に供給する。尚、これら第1駆動データGA1-a 、第2駆励データGB1-a 及び第3駆動データGC1-a の各々は、図9に示されるが如く、上記走査線選択制御信号に同期して順次、各陽をは、上記第1駆動データ群GA1-a とは、ELDP1の、の各表示ラインの第1列~第m列各々に属するかのを指定するm個のデータビットである。又、上記第2駆動データ群GB1-a とは、ELDP1の、の各表示ラインの第m+1列~第2m列各々に属するm個のEL素子の各々に対して、発光を実施させるか否かを指定するm個のEL素子の各々に対して、発光を実施させるか否かを指定するm個のアータビットである。更に、上記第3駆動データ群G

C<sub>1-n</sub> とは、ELDP10''の各表示ラインの第2m+ 1列~第3m列各々に属するm個のEL素子の各々に対 して、発光を実施させるか否かを指定するm個のデータ ビットである。例えば、かかるデータビットが論理レベ ル"1"である場合には発光を実施させる一方、"0"であ る場合には発光を実施させない。

【0030】基準電流発生回路200は、陽極線ドライブ回路201~203の各々が、ELDP10'の陽極線A<sub>1</sub>~A<sub>3a</sub>の各々に供給すべき発光駆動電流の基準となる基準電流 I<sub>REF</sub>を発生し、これを陽極線ドライブ回路201の入力端 I<sub>in</sub>に供給する。図10は、かかる基準電流発生回路200の内部構成を示す図である。

【0031】図10に示されるように、基準電流発生回路200は、図7に示される第1陽極線ドライブ回路21に含まれる基準電流制御回路RCと、制御電流出力回路COとから構成される。すなわち、これら基準電流制御回路RC及び制御電流出力回路COからなる電流ミラー回路により、基準電位VRFと抵抗Rpとに基づいて決定する基準電流IRFを発生し、これを陽極線ドライブ回路201の入力端IInに供給するのである。

【0032】ここで、上記陽極線ドライブ回路201~203の各々は互いに同一の内部構成を有するものであり、その内部構成を図11に示す。図11に示されるように、陽極線ドライブ回路201~203の各々は、駆動電流制御回路CC、制御電流出力回路CO、スイッチブロックSB、並びに、m個の電流駆動源としてのトランジスタQ1~Qa及び抵抗R1~Raから構成される。

【0033】尚、駆動電流制御回路CCは、図7の第2 陽極線ドライバ回路22に搭載されているものと同一であり、上記制御電流出力回路COは、図7の第1陽極線ドライバ回路21に搭載されているものと同一である。 更に、上記スイッチブロックSB、トランジスタ $Q_1$ ~ $Q_n$ 及び抵抗 $R_1$ ~ $R_n$ からなる構成も、図7に示されるものと同一である。

【0034】要するに、図11に示されるが如き陽極線 ドライブ回路は、その入力端 I in を介して供給された電 流に応じた一定の電流を発光駆動電流;として発生する と共に、この発生した発光駆動電流iと同一電流量の電 流を制御電流 i cとして出力端 I out から出力するのであ る。従って、陽極線ドライブ回路201は、その入力端 I in を介して供給された上記基準電流 I REF と同一電流 量を有するm個の発光駆動電流 i を発生し、これらを上 記第1駆動データGA<sub>1-8</sub> に応じてELDP10゚゚の陽 極線A₂~Aᆴの各々に供給する。更に、陽極線ドライブ 回路201は、この発光駆動電流!と同一電流量を有す る制御電流 i cを発生し、これを制御電流 i c1として出 カ端 Iout を介して陽極線ドライブ回路202の入力端 I in に供給する。陽極線ドライブ回路202は、その入 力端 lin から供給された上記制御電流 i c1と同一電流量 を有するm個の発光駆動電流iを発生し、これらを上記 第2駆動データGB<sub>1-8</sub> に応じてELDP10'の陽極線A<sub>8-1</sub> ~A<sub>28</sub> の各々に供給する。更に、陽極線ドライブ回路202は、かかる発光駆動電流iと同一電流量を有する制御電流icを発生し、これを制御電流ic2として出力端1<sub>out</sub>を介して、陽極線ドライブ回路203の入力端1<sub>in</sub>に供給する。陽極線ドライブ回路203は、その入力端1<sub>in</sub>から供給された上記制御電流ic2と同一電流量を有するm個の発光駆動電流iを発生し、これらを上記第3駆動データGC<sub>1-8</sub> に応じてELDP10'の陽極線A<sub>28-1</sub>~A<sub>38</sub> の各々に供給するのである。

【0035】尚、上記実施例においては、発光駆動電流源であるトランジスタ $Q_1 \sim Q_n$ として、バイポーラ型のトランジスタを用いて説明したが、MOS (Metal Oxide Semiconductor)トランジスタで実現するようにしても良い。

#### [0036]

【発明の効果】以上の如く、本発明においては、ディスプレイパネルの陽極線を夫々個別の1 C チップ内に構築された複数の陽極線ドライブ回路で分担して駆動するにあたり、第1の陽極線ドライブ回路は、第2の陽極線ドライブ回路が実際に出力した発光駆動電流に基づいてその出力すべき発光駆動電流の電流量を制御するようにしている。

【0037】よって、例え各「Cチップ(陽極線ドライブ回路としての)間に特性のバラツキがあっても、各々から出力される発光駆動電流の電流量は略同一になるので、ディスプレイパネル上において均一な発光輝度が得られるようになる。

#### 【図面の簡単な説明】

【図1】有機エレクトロルミネセンス素子の断面図である。

【図2】有機エレクトロルミネセンス素子の等価回路を 示す図である。

【図3】ELディスプレイ装置の概略構成を示す図であ る。

【図4】発光制御回路1による画楽データ、及び走査線 選択制御信号の供給タイミングを示す図である。

【図 5】本発明によるELディスプレイ装置の概略構成を示す図である。

【図6】発光制御回路1゚による画素データ、及び走査 線選択制御信号の供給タイミングを示す図である。

【図7】本発明による駆動回路としての第1陽極線ドライブ回路21及び第2陽極線ドライブ回路22の内部構成を示す図である。

【図8】本発明の他の実施例によるELディスプレイ装 置の概略構成を示す図である。

【図9】発光制御回路1<sup>、</sup>による国素データ、及び走査 線選択制御信号の供給タイミングを示す図である。

【図10】基準電流発生回路200の内部構成を示す図である。

#### EP 0 718 816 A2

【図11】本発明の他の実施例による陽極線ドライブ回路201~203各々の内部構成を示す図である。

【符号の説明】

1',1'' 発光制御回路

10'.10'' ELDP

21 第1陽極線ドライブ回路

22 第2陽極線ドライブ回路

200 基準電流発生回路

201~203 陽極線ドライブ回路


A1 ~ A。 陽極線

CC 駆動電流制御回路


CO 制御電流出力回路

Q<sub>1</sub> ~Q<sub>a</sub> トランジスタ

RC 基準電流制御回路



【図3】



#### EP 0 718 816 A2

said phase expansion means being responsive to a first control signal for changing the order in which the pixel signals of each group of n successive pixel signals are distributed to said n image subsignals, and

n supply means (OUT1 - OUT6) for supplying said image subsignals from said signal channels to said image display means (102), and

said channel selection means comprises

rotation means (60) connected between said n signal channels and said n supply means (OUT1 - OUT6) and responsive to a second control signal for selectively changing the association between said n signal channels and said n supply means, and

control means (35, 52, 61) for selectively generating said first and second control signals in any one of multiple predetermined combinations.

3. The device according to claim 2 wherein:

5

10

15

25

30

40

45

55


said phase expansion means (59) comprises n sample and hold means (51a - 51f) each for receiving said input image signal and providing a respective one of said image subsignals (V1(1) - V1(6)),


said first control signal comprises first to n-th sample signals for controlling the sample timings of said n sample and hold means the time sequence of said first to n-th sample signals being different in each of said predetermined combinations.


- 4. The device according to any one of the preceding claims wherein said channel selection means (35, 52, 60, 61) is adapted to select the signal channel (51a - 51f) through which a respective pixel is controlled among said n signal channels.
  - 5. The device according to any one of claims 1 to 3 wherein said signal channels (51a 51f) are grouped into m groups, m < n, and said channel selection means (35, 52, 60, 61) is adapted to select the signal channel through which a respective pixel is controlled among the m signal channels of a respective group.</p>
  - 6. The device according to claim 4 or 5 wherein said channel selection means (35, 52, 60, 61) is adapted to select the signal channel through which a respective pixel is controlled among said n or m channels in accordance with a predetermined order.
  - 7. The device according to claim 4 or 5 wherein said channel selection means (35, 52, 60, 61) is adapted to select the signal channel through which a respective pixel is controlled among said n or m channels in a random order.
- 8. The device according to any one the preceding claims of wherein said channel selection means (35, 52, 60, 61) is adapted to change said signal channel in synchronism with every horizontal synchronization of said image display means.
  - 9. The device according to any one the preceding claims of wherein said channel selection means (35, 52, 60, 61) is adapted to change said signal channel in synchronism with every vertical synchronization of said image display means.
  - 10. The device according to claim 3 or any one of claims 3 to 9 as dependent on claim 3, wherein said rotation means (60) comprises n selection means (62a 62f) each having an output connected to a respective one of said n supply means (OUT1 OUT6) and plural inputs connected to a group or all of said n sample and hold means (51a 51f).
  - 11. The device according to any one of the preceding claims wherein said display means (102) is a liquid crystal panel and said supply means (OUT1 OUT6) supply said pixel signals to data-side drive means (101) of said liquid crystal panel.
- 12. The device according to any one of claims 1 to 11 wherein said input means (40) comprises polarity inversion means (41) responsive to said input image signal for putting out two image signals polarity inverted with respect to each other, and switching means (42a, 42b) responsive to a control signal (CP) for selectively applying one of said two image signals to a first or a first group (51a 51c) and the other one to a second or a second group (51d -51f) of said signal channels.
  - 13. The device of claim 12 wherein said channel selection means (35, 52, 60, 61) is adapted to change said signal channels such that each pair of pixels which are adjacent to each other in the row and/or column direction of said pixel matrix are controlled by different ones of said two image signals.

#### EP 0 718 816 A2

	14.	The device according to any one of the crystal panel (74r, 74g, 74b) of a project	preceding claims wherein ction-type display device.	said display means is a	transmission-type liquid
5					
10				·	
15					
20					
25					
30					
35		·			
40					
45					
50					
55					










Fig. 5




Fig. 6




Fig. 7






Fig. 8








Fig. 11




Fig. 12




Fig. 13




Fig. 14

